Uge 1: 1. september JSp |
Emne | Introduktion | |
---|---|---|---|
Forberedelse | Brown: 1 + 2.1-2.8 | ||
Gruppearbejde | 2.1, 2.6, 2.8, 2.9, 2.16, 2.17, 2.18, 2.20, 2.21, 2.22 | ||
4. september FS |
Emne | Implementation | |
Forberedelse | Brown: 3.1-3.5 + 3.8-3.9 | ||
Gruppearbejde | 3.1, 3.2, 3.3, 3.6, 3.7, 3.8, 3.9, 3.10, 3.11 | ||
Uge 2: 8. september FS |
Emne | Implementation | |
Forberedelse | Brown: 3.6-3.7 + 3.10-3.11 | ||
Gruppearbejde | 3.36, 3.38, 3.45, 3.49 | ||
11. september FS |
Emne | Optimeret implementation | |
Forberedelse | Brown: 2.7 + 4.1-4.5 | ||
Gruppearbejde |
4.1 (tegn NAND-NAND og NOR-NOR realiseringer) 4.2, 4.3, 4.4, 4.6, 4.9, 4.10, 4.12 |
||
Uge 3: 15. september JSp |
Emne | Aritmetiske kredsløb | |
Forberedelse | Brown: 5.1 + 5.2-5.2.2 + 5.3-5.3.2 + 5.3.4-5 + Brown: 5.6-5.8 (ekskl. VHDL) | ||
Gruppearbejde |
Eksemplerne 5.7, 5.8, 5.9 opgaverne 5.1, 5.3, 5.4, 5.5, 5.21 |
||
18. september JSp |
Emne | Kombinatoriske kredsløb | |
Forberedelse | Brown: 6-6.5 | ||
Gruppearbejde | 6.1, 6.3, 6.9, 6.5, 6.7 | ||
Uge 4: 22. september FS |
Emne | Latches/Flip-flops | |
Forberedelse | Brown: 7-7.7 | ||
Gruppearbejde | Opgave 7.1, 7.3, 7.4 (verificér som i figur 7.6), 7.5, 7.6, 7.7 | ||
25. september MSR |
Hold 1 | Øvelse 1: Små sekventielle kredsløb | |
Hold 2 | Gruppearbejde: Opgave E06-1, F09-2, E04-2, F05-2, E05-1 | ||
Aflevering | Hjemmeopgave: E03-3, E00-4 | ||
Uge 5: 29. september MSR |
Emne | VHDL Introduktion | |
Forberedelse | 2.9-2.10, 4.12, 5.5.2-5.5.4, 6.6 | ||
2. oktober MSR |
Hold 1 | Gruppearbejde: Opgave E06-1, F09-2, E04-2, F05-2, E05-1 | |
Hold 2 | Øvelse 1: Små sekventielle kredsløb | ||
Uge 6: 6. oktober FS |
Emne | Registre og tællere | |
Forberedelse | Brown: 7.8-7.11 | ||
Gruppearbejde | 7.13, 7.16, 7.17, 7.18, E07-3 | ||
9. oktober MSR |
Hold 1 | Øvelse 2: Simulering i VHDL | |
Hold 2 | Gruppearbejde: Opgave F07-2, E04-1-spm.1-22, 7.8, 7.9 | ||
Aflevering | Hjemmeopgave: E08-1, F04-3, E06-2 | ||
Efterårsferie | |||
Uge 7: 20. oktober MSR |
Emne | Tilstandsmaskiner | |
Forberedelse | Brown: 8-8.3 + 8.5-8.5.2 | ||
Gruppearbejde | 8.1, 8.9, 8.20 | ||
23. oktober MSR |
Hold 1 | Gruppearbejde: Opgave F07-2, E04-1-spm.1-22, 7.8, 7.9 | |
Hold 2 | Øvelse 2: Simulering i VHDL | ||
Uge 8: 27. oktober MSR |
Emne | Tilstandsmaskiner | |
Forberedelse | Brown: 8.6-8.9 | ||
Gruppearbejde | 8.29, E05-3, E05-4 | ||
30. oktober MSR |
Hold 1 | Øvelse 3: Syntese af kombinatorisk logik | |
Hold 2 | Gruppearbejde: Opgave F05-1, E07-1, F08-2, F08-4 | ||
Uge 9: 3. november MSR |
Emne | VHDL for sekventielle kredsløb | |
Forberedelse | Brown: 7.12.2, 7.13.3, 8.4 | ||
6. november MSR |
Hold 1 | Gruppearbejde: Opgave F05-1, E07-1, F08-2, F08-4 | |
Hold 2 | Øvelse 3: Syntese af kombinatorisk logik | ||
Aflevering | Hjemmeopgave: 7.19 | ||
Uge 10: 10. november JSp |
Emne | Design af digitale kredsløb | |
Forberedelse | Brown: 8.10-8.11 + 10-10.1 | ||
Gruppearbejde | 8.36, 8.37, opgave: Design af 64 ord x 16bit RAM (Campusnet) | ||
13. november MSR |
Hold 1 | Øvelse 4: Display system | |
Hold 2 | Gruppearbejde: Opgave E08-3, E01-4, F02-3, E06-3, E06-4 | ||
Uge 11: 17. november JSp |
Emne | Design af digitale kredsløb | |
Forberedelse | Brown: 10.2-10.2.3 | ||
Gruppearbejde |
10.2(a-b), 10.18, 10.19(a). Til de sidste to opgaver se figurerne 7.55, 8.10 og 8.11. |
||
20. november MSR |
Hold 1 | Gruppearbejde: Opgave E08-3, E01-4, F02-3, E06-3, E06-4 | |
Hold 2 | Øvelse 4: Display system | ||
Aflevering | Hjemmeopgave: E08-4, E02-4 | ||
Uge 12: 24. november JSp |
Emne | Timing parametre og hazard | |
Forberedelse | Brown: 3.8.3-3.8.5, 5.3.6, 7.4.4, 7.15, 10.3, 9.6 | ||
Gruppearbejde |
5.15 (Hjælp: Full adder implementeres som i figur 5.4. ved f.eks. AND, OR, EXOR porte uden begrænsninger i antal input) 9.11 |
||
27. november MSR |
Hold 1 | Øvelse 5: Timer | |
Hold 2 | Gruppearbejde: Opgave 3.13 (i bogen) + E03-4, E04-3, E04-4 | ||
Aflevering | Hjemmeopgave: E00-5, F03-4 | ||
Uge 13: 1. december |
Emne | Evaluering / Spørgetime | |
4. december MSR |
Hold 1 | Gruppearbejde: Opgave 3.13 (i bogen) + E03-4, E04-3, E04-4 | |
Hold 2 | Øvelse 5: Timer | ||
Lærebogshenvisninger | |||
Brown: |
Stephen Brown og Zvonko Vranesic, Fundamentals of Digital Logic with VHDL Design McGraw-Hill Higher Education, 3rd ed., 2008 |