Tentativ forelæsningsplan efterår '25

Planen er foreløbig og kan blive ændret.
De anførte kapitelnumre henviser til lærebogens kapitler, med mindre andet er anført. Find venligst referencer til lærebogshenvisninger eller supplerende litteratur nederst på denne side eller klik på forelæsningens titel for at se uddybning og forslag til alternativ litteratur.
Ugesedler findes på DTU learn.

Uge 1:
5. september 		Forelæsning Introduktion til digital elektronik
Gruppearbejde Ugeseddel 1
Uge 2:
12. september 		Forelæsning CMOS teknologi: Switch, gate, lut
Gruppearbejde Ugeseddel 2
Uge 3:
19. september 		Forelæsning Design af kombinatorisk logik
Gruppearbejde Ugeseddel 3
24. september Frist for aflevering af Opgavesæt 1
Uge 4:
26. september 		Forelæsning Introduktion til VHDL
Gruppearbejde Ugeseddel 4
Uge 5:
3. oktober 		Forelæsning Kombinatoriske byggeblokke
Gruppearbejde Ugeseddel 5
8. oktober Frist for aflevering af Opgavesæt 2
Uge 6:
10. oktober 		Forelæsning Aritmetiske kredsløb
Labøvelse 2 VHDL - kombinatorisk logik
Efterårsferie
Uge 7:
24. oktober 		Forelæsning Latch og flip-flop
Gruppearbejde Ugeseddel 7
Frist for aflevering af Rapport over Labøvelse 2
29. oktober Frist for aflevering af Opgavesæt 3
Uge 8:
31. oktober 		Forelæsning Sekventiel logik: Tilstandsmaskine
Gruppearbejde Ugeseddel 8
Uge 9:
7. november 		Forelæsning Sekventiel logik: Tilstandsmaskine fortsat
Gruppearbejde Ugeseddel 9
12. november Frist for aflevering af Opgavesæt 4
Uge 10:
14. november 		Forelæsning Mere VHDL, herunder tilstandsmaskiner i VHDL
Gruppearbejde Ugeseddel 10
Uge 11:
21. november 		Labøvelse 3
I laboratoriet kl. 800 - 1200
26. november Frist for aflevering af Opgavesæt 5
Uge 12:
28. november 		Labøvelse 3
I laboratoriet kl. 800 - 1200
4. december Frist for aflevering af Rapport over Labøvelse 3 kl. 1200
Uge 13:
5. december 		Forelæsning Opgaveregning / Evaluering / Spørgetime
Gruppearbejde Se meddelelse på DTU Learn
Lærebogshenvisninger
Dally: William J. Dally, R. Curtis Harting & Tor M. Aamodt,
Digital Design Using VHDL
Cambridge University Press, 1st ed., 2015
Brown: Stephen Brown og Zvonko Vranesic,
Fundamentals of Digital Logic with VHDL Design
McGraw-Hill Higher Education, 3rd ed., 2008
BROWN0: Afsnit 1.6; s 17-20
BROWN1: Afsnit 3.5-3.6.1, 3.6.5, 3,9, 3.10.1; s 95-101, 109-114, 139-140, 146-149
BROWN2: Afsnit 8-8.3; s 485-507
BROWN3: Afsnit 8.6; s 528-539
Chu: Pong P. Chu,
FPGA Prototyping by VHDL Examples (ebog)
John Wiley & Sons, 2008
CHU1: Afsnit 3.1-3.5; s 35-53